Logic & Flip Flops-SN74LVC74APWR

ເກີບ​ແຕະແລະສອກເປັນອຸປະກອນເອເລັກໂຕຣນິກດິຈິຕອນທົ່ວໄປທີ່ມີສອງສະຖານະທີ່ຫມັ້ນຄົງທີ່ສາມາດຖືກນໍາໃຊ້ເພື່ອເກັບຮັກສາຂໍ້ມູນ, ແລະຫນຶ່ງ flip-flop ຫຼື latch ສາມາດເກັບຮັກສາຂໍ້ມູນ 1 bit.

Flip-Flop (ຫຍໍ້ເປັນ FF), ເຊິ່ງເອີ້ນກັນວ່າ bistable gate, ເຊິ່ງເອີ້ນກັນວ່າ bistable flip-flop, ແມ່ນວົງຈອນຕາມເຫດຜົນດິຈິຕອນທີ່ສາມາດເຮັດວຽກໄດ້ໃນສອງລັດ.Flip-flops ຍັງຄົງຢູ່ໃນສະພາບຂອງມັນຈົນກ່ວາພວກເຂົາໄດ້ຮັບກໍາມະຈອນປ້ອນຂໍ້ມູນ, ເຊິ່ງເອີ້ນກັນວ່າ trigger.ເມື່ອ​ໄດ້​ຮັບ​ກຳ​ມະ​ຈອນ​ປ້ອນ​ຂໍ້​ມູນ, ຜົນ​ຜະ​ລິດ flip-flop ຈະ​ປ່ຽນ​ສະ​ຖາ​ນະ​ຕາມ​ກົດ​ລະ​ບຽບ ແລະ​ຈາກ​ນັ້ນ​ຍັງ​ຄົງ​ຢູ່​ໃນ​ສະ​ພາບ​ນັ້ນ​ຈົນ​ກວ່າ​ຈະ​ໄດ້​ຮັບ​ກະ​ຕຸ້ນ​ອື່ນ.

Latch, ມີຄວາມອ່ອນໄຫວກັບລະດັບກໍາມະຈອນ, ການປ່ຽນແປງສະຖານະພາຍໃຕ້ລະດັບຂອງກໍາມະຈອນຂອງໂມງ, latch ເປັນຫນ່ວຍເກັບຮັກສາລະດັບ triggered, ແລະການດໍາເນີນການຂອງການເກັບຮັກສາຂໍ້ມູນແມ່ນຂຶ້ນກັບຄ່າລະດັບຂອງສັນຍານ input ໄດ້, ພຽງແຕ່ໃນເວລາທີ່ latch ຢູ່ໃນ. ເປີດໃຊ້ສະຖານະ, ຜົນຜະລິດຈະປ່ຽນແປງດ້ວຍການປ້ອນຂໍ້ມູນ.Latch ແມ່ນແຕກຕ່າງຈາກ flip-flop, ມັນບໍ່ແມ່ນ latching ຂໍ້ມູນ, ສັນຍານທີ່ຜົນຜະລິດໄດ້ປ່ຽນແປງກັບສັນຍານ input, ຄືກັນກັບສັນຍານທີ່ຜ່ານ buffer;ເມື່ອສັນຍານສະລັກເຮັດໜ້າທີ່ເປັນສະລັກ, ຂໍ້ມູນຖືກລັອກ ແລະສັນຍານເຂົ້າບໍ່ເຮັດວຽກ.ສະລັກຖືກເອີ້ນອີກຢ່າງໜຶ່ງວ່າກະແຈໂປ່ງໃສ, ຊຶ່ງໝາຍຄວາມວ່າຜົນອອກມາມີຄວາມໂປ່ງໃສຕໍ່ກັບການປ້ອນຂໍ້ມູນເມື່ອມັນບໍ່ໄດ້ຕິດ.

ຄວາມແຕກຕ່າງລະຫວ່າງສະລັກແລະ flip-flop
Latch ແລະ flip-flop ແມ່ນອຸປະກອນເກັບຮັກສາສອງທີ່ມີຟັງຊັນຫນ່ວຍຄວາມຈໍາ, ເຊິ່ງເປັນຫນຶ່ງໃນອຸປະກອນພື້ນຖານທີ່ຈະປະກອບວົງຈອນຕາມເຫດຜົນຕ່າງໆ.ຄວາມແຕກຕ່າງແມ່ນ: latch ແມ່ນກ່ຽວຂ້ອງກັບສັນຍານຂາເຂົ້າຂອງມັນທັງຫມົດ, ເມື່ອສັນຍານເຂົ້າປ່ຽນການປ່ຽນແປງຂອງ latch, ບໍ່ມີ terminal ໂມງ;flip-flop ຖືກຄວບຄຸມໂດຍໂມງ, ພຽງແຕ່ໃນເວລາທີ່ໂມງຖືກກະຕຸ້ນເພື່ອຕົວຢ່າງການປ້ອນຂໍ້ມູນໃນປະຈຸບັນ, ສ້າງຜົນຜະລິດ.ແນ່ນອນ, ເນື່ອງຈາກວ່າທັງສອງ latch ແລະ flip-flop ແມ່ນເຫດຜົນຂອງເວລາ, ຜົນຜະລິດບໍ່ພຽງແຕ່ກ່ຽວຂ້ອງກັບການປ້ອນຂໍ້ມູນໃນປະຈຸບັນ, ແຕ່ຍັງກ່ຽວຂ້ອງກັບຜົນຜະລິດທີ່ຜ່ານມາ.

1. latch ຖືກກະຕຸ້ນໂດຍລະດັບ, ບໍ່ແມ່ນການຄວບຄຸມ synchronous.DFF ຖືກກະຕຸ້ນໂດຍຂອບໂມງແລະການຄວບຄຸມ synchronous.

2, latch ມີຄວາມອ່ອນໄຫວຕໍ່ກັບລະດັບການປ້ອນຂໍ້ມູນແລະໄດ້ຮັບຜົນກະທົບຈາກການຊັກຊ້າຂອງສາຍໄຟ, ສະນັ້ນມັນເປັນການຍາກທີ່ຈະຮັບປະກັນວ່າຜົນຜະລິດບໍ່ໄດ້ຜະລິດ burrs;DFF ແມ່ນຫນ້ອຍທີ່ຈະຜະລິດ burrs.

3, ຖ້າຫາກວ່າທ່ານນໍາໃຊ້ວົງຈອນປະຕູຮົ້ວເພື່ອສ້າງ latch ແລະ DFF, latch ບໍລິໂພກຊັບພະຍາກອນປະຕູຫນ້ອຍກ່ວາ DFF, ຊຶ່ງເປັນສະຖານທີ່ດີກວ່າສໍາລັບ latch ກວ່າ DFF.ດັ່ງນັ້ນ, ການປະສົມປະສານຂອງການນໍາໃຊ້ latch ໃນ ASIC ແມ່ນສູງກວ່າ DFF, ແຕ່ກົງກັນຂ້າມແມ່ນຄວາມຈິງໃນ FPGA, ເພາະວ່າບໍ່ມີຫນ່ວຍບໍລິການ latch ມາດຕະຖານໃນ FPGA, ແຕ່ມີຫນ່ວຍບໍລິການ DFF, ແລະ LATCH ຕ້ອງການຫຼາຍກ່ວາຫນຶ່ງ LE ເພື່ອຮັບຮູ້.latch ແມ່ນລະດັບ triggered, ເຊິ່ງເທົ່າກັບມີການສິ້ນສຸດການເປີດໃຊ້ງານ, ແລະຫຼັງຈາກການເປີດໃຊ້ງານ (ໃນເວລາທີ່ລະດັບການເປີດໃຊ້ງານ) ແມ່ນທຽບເທົ່າກັບສາຍ, ເຊິ່ງການປ່ຽນແປງກັບຜົນຜະລິດແຕກຕ່າງກັນກັບຜົນຜະລິດ.ຢູ່ໃນສະຖານະທີ່ບໍ່ເປີດໃຊ້ແມ່ນເພື່ອຮັກສາສັນຍານຕົ້ນສະບັບ, ເຊິ່ງສາມາດເຫັນໄດ້ແລະຄວາມແຕກຕ່າງ flip-flop, ໃນຄວາມເປັນຈິງ, ຫຼາຍຄັ້ງ latch ບໍ່ແມ່ນການທົດແທນ ff.

4, latch ຈະກາຍເປັນການວິເຄາະໄລຍະເວລາ static ສະລັບສັບຊ້ອນທີ່ສຸດ.

5, ໃນປັດຈຸບັນ, latch ຖືກນໍາໃຊ້ພຽງແຕ່ໃນວົງຈອນທີ່ມີລະດັບສູງ, ເຊັ່ນ CPU P4 ຂອງ intel.FPGA ມີຫນ່ວຍສະລັກ, ຫນ່ວຍບໍລິການລົງທະບຽນສາມາດໄດ້ຮັບການກໍາຫນົດຄ່າເປັນຫນ່ວຍບໍລິການ latch ໄດ້, ໃນ xilinx v2p ຄູ່ມືຈະໄດ້ຮັບການ configured ເປັນຫນ່ວຍບໍລິການລົງທະບຽນ / latch, ໄຟລ໌ແນບແມ່ນ xilinx ເຄິ່ງ slice ໂຄງຮ່າງການ.ຕົວແບບອື່ນໆແລະຜູ້ຜະລິດ FPGAs ບໍ່ໄດ້ໄປກວດສອບ.-- ສ່ວນບຸກຄົນ, ຂ້າພະເຈົ້າຄິດວ່າ xilinx ສາມາດກົງກັບ altera ໂດຍກົງອາດຈະເປັນບັນຫາຫຼາຍ, ເຖິງ LE ຈໍານວນຫນ້ອຍທີ່ຈະເຮັດ, ແນວໃດກໍ່ຕາມ, ບໍ່ແມ່ນອຸປະກອນ xilinx ແຕ່ລະຊິ້ນສາມາດຖືກຕັ້ງຄ່າໄດ້, ການໂຕ້ຕອບ DDR ເທົ່ານັ້ນຂອງ altera ມີຫນ່ວຍບໍລິການ latch ພິເສດ, ໂດຍທົ່ວໄປເທົ່ານັ້ນ. ວົງຈອນຄວາມໄວສູງຈະຖືກນໍາໃຊ້ໃນການອອກແບບ latch.LE ຂອງ altera ແມ່ນບໍ່ມີໂຄງສ້າງ latch, ແລະກວດເບິ່ງ sp3 ແລະ sp2e, ແລະອື່ນໆທີ່ຈະບໍ່ກວດສອບ, ຄູ່ມືບອກວ່າການຕັ້ງຄ່ານີ້ແມ່ນສະຫນັບສະຫນູນ.ການສະແດງອອກຂອງ wangdian ກ່ຽວກັບ altera ແມ່ນຖືກຕ້ອງ, ff ຂອງ altera ບໍ່ສາມາດຕັ້ງຄ່າເພື່ອ latch, ມັນໃຊ້ຕາຕະລາງຊອກຫາເພື່ອປະຕິບັດ latch.

ກົດລະບຽບການອອກແບບທົ່ວໄປແມ່ນ: ຫຼີກເວັ້ນການ latch ໃນການອອກແບບສ່ວນໃຫຍ່.ມັນຈະຊ່ວຍໃຫ້ທ່ານອອກແບບໄລຍະເວລາແມ່ນສໍາເລັດ, ແລະມັນຖືກເຊື່ອງໄວ້ຫຼາຍ, ບໍ່ແມ່ນນັກຮົບເກົ່າບໍ່ສາມາດຊອກຫາໄດ້.latch ອັນຕະລາຍທີ່ໃຫຍ່ທີ່ສຸດບໍ່ແມ່ນການກັ່ນຕອງ burrs.ນີ້ແມ່ນອັນຕະລາຍທີ່ສຸດສໍາລັບລະດັບຕໍ່ໄປຂອງວົງຈອນ.ເພາະສະນັ້ນ, ຕາບໃດທີ່ທ່ານສາມາດໃຊ້ D flip-flop place, ຢ່າໃຊ້ latch.