New Original XC18V04VQG44C Spot Stock FPGA Field Programmable Gate Array Logic IC Chip Integrated Circuits

ຄຸນລັກສະນະຂອງຜະລິດຕະພັນ

ເອກະສານ ແລະສື່

ການຈັດປະເພດສິ່ງແວດລ້ອມ ແລະສົ່ງອອກ

ຊັບພະຍາກອນເພີ່ມເຕີມ

Xilinx Memory – ການຕັ້ງຄ່າ Proms ສໍາລັບ FPGAs

Xilinx ແນະນໍາຊຸດ XC18V00 ຂອງ PROMs ການຕັ້ງຄ່າໃນລະບົບ (ຮູບ 1).ອຸປະກອນໃນຄອບຄົວ 3.3V ນີ້ປະກອບມີ 4-megabit, 2-megabit, 1-megabit, ແລະ PROM 512-kilobit ທີ່ສະຫນອງວິທີການທີ່ງ່າຍ, ປະຫຍັດຄ່າໃຊ້ຈ່າຍສໍາລັບການ reprogramming ແລະເກັບຮັກສາ bitstreams ການຕັ້ງຄ່າ Xilinx FPGA.

ເມື່ອ FPGA ຢູ່ໃນໂຫມດ Master Serial, ມັນຈະສ້າງໂມງການຕັ້ງຄ່າທີ່ຂັບເຄື່ອນ PROM.ເວລາເຂົ້າເຖິງສັ້ນຫຼັງຈາກ CE ແລະ OE ຖືກເປີດໃຊ້, ຂໍ້ມູນແມ່ນມີຢູ່ໃນ PROM DATA (D0) pin ທີ່ເຊື່ອມຕໍ່ກັບ PIN FPGA DIN.ຂໍ້ມູນໃຫມ່ແມ່ນມີເວລາເຂົ້າເຖິງສັ້ນຫຼັງຈາກແຕ່ລະຂອບໂມງທີ່ເພີ່ມຂຶ້ນ.FPGA ສ້າງຈໍານວນກໍາມະຈອນໂມງທີ່ເຫມາະສົມເພື່ອເຮັດສໍາເລັດການຕັ້ງຄ່າ.ເມື່ອ FPGA ຢູ່ໃນໂຫມດ Slave Serial, PROM ແລະ FPGA ແມ່ນຖືກໂມງດ້ວຍໂມງພາຍນອກ.

ເມື່ອ FPGA ຢູ່ໃນໂໝດ Master Select MAP, FPGA ຈະສ້າງໂມງການຕັ້ງຄ່າທີ່ຂັບ PROM.ເມື່ອ FPGA ຢູ່ໃນໂໝດ Slave Parallel ຫຼື Slave ເລືອກ MAP, oscillator ພາຍນອກຈະສ້າງໂມງການຕັ້ງຄ່າທີ່ຂັບເຄື່ອນ PROM ແລະ FPGA.ຫຼັງຈາກ CE ແລະ OE ຖືກເປີດໃຊ້, ຂໍ້ມູນແມ່ນມີຢູ່ໃນ PROM's DATA (D0-D7) pins.ຂໍ້ມູນໃຫມ່ແມ່ນມີເວລາເຂົ້າເຖິງສັ້ນຫຼັງຈາກແຕ່ລະຂອບໂມງທີ່ເພີ່ມຂຶ້ນ.ຂໍ້ມູນແມ່ນ clocked ເຂົ້າໄປໃນ FPGA ໃນຂອບທີ່ເພີ່ມຂຶ້ນຕໍ່ໄປນີ້ຂອງ CCLK.ສາມາດໃຊ້ oscillator ທີ່ໃຊ້ຟຣີໄດ້ໃນໂໝດ Slave Parallel ຫຼື Slave Select MAP.

ອຸປະກອນຫຼາຍອັນສາມາດຖືກຖອດອອກໄດ້ໂດຍການໃຊ້ຜົນຜະລິດ CEO ເພື່ອຂັບການປ້ອນຂໍ້ມູນ CE ຂອງອຸປະກອນຕໍ່ໄປນີ້.ການປ້ອນຂໍ້ມູນໂມງ ແລະຜົນອອກຂອງ DATA ຂອງ PROM ທັງໝົດໃນຕ່ອງໂສ້ນີ້ແມ່ນເຊື່ອມຕໍ່ກັນ.ອຸປະກອນທັງຫມົດແມ່ນເຂົ້າກັນໄດ້ແລະສາມາດຖືກ cascaded ກັບສະມາຊິກອື່ນໆຂອງຄອບຄົວຫຼືກັບ XC17V00 ຄອບຄົວ serial PROM ທີ່ສາມາດດໍາເນີນໂຄງການຄັ້ງດຽວ.